一种基于分段查表法的FPGA浮点数乘积解算方法技术

本发明专利技术采用的技术方案是：一种基于分段查表法的FPGA浮点数乘积解算方法，包括以下步骤：将乘数和被乘数的符号位进行异或计算，得到乘积的符号位；将乘数和被乘数的指数位进行加减计算，得到乘积的指数位；将乘数和被乘数的尾数进行分段，并将乘数分段和被乘数分段进行组合，将组合后的结果通过查找表得到分段部分积；将分段部分积重新排列，形成新的部分积；通过Wallace树对部分积进行压缩求解，得到乘积的尾数。本发明专利技术适用于DSP资源受限的场景，能够在不损失计算速度的情况上降低LUT实现浮点乘法运算的消耗。

全部详细技术资料下载

【技术实现步骤摘要】

本专利技术属于嵌入式，具体涉及一种基于分段查表法的fpga浮点数乘积解算方法。

技术介绍

1、pga中乘法的实现一般是由综合工具自动处理或者调用fpga厂商提供的ip核，虽然方便简单，但其性能并非最优，乘法器是实现乘加、乘累加等运算的基础，作为基本的算术逻辑单元，在卷积运算、矩阵运算、快速傅里叶变换等算法中有广泛的应用。浮点乘法的关键路径也主要集中在尾数的乘法部分。因此，研究资源节约且高速的乘法器具有实用意义。

2、乘法运算通常有三个步骤：部分积生成、部分积压缩和最终的求和。目前主流的乘法器分别是基于这三个步骤中的不同部分进行优化的。如booth乘法器和vedic乘法器主要针对部分积的生成进行了改进；wallace乘法器和dadda乘法器则主要针对部分积压缩过程。

3、现有技术的乘法器的方法是根据乘法的理论方法优化，而后使用fpga对其进行实现，所采用的方法往往需要符号位拓展或者额外的编码，如booth编码；对于关键路径中被乘数也需要进行求补运算，lut资源消耗巨大。

技术实现思路

【技术保护点】

1.一种基于分段查表法的FPGA浮点数乘积解算方法，其特征在于：包括以下步骤：

2.根据权利要求1所述的一种基于分段查表法的FPGA浮点数乘积解算方法，其特征在于：定义被乘数位宽为lA，拆分后的位宽分别为m，lA-1＝m；乘数位宽为lB，拆分后的位宽分别n，lB-1＝n；查找表系数为η；

3.根据权利要求2所述的一种基于分段查表法的FPGA浮点数乘积解算方法，其特征在于：将分段部分积的所有比特按照顺序进行排列，得到新的部分积。

4.根据权利要求3所述的一种基于分段查表法的FPGA浮点数乘积解算方法，其特征在于：如果乘数和被乘数的拆分后的位宽相同，则重排

【技术特征摘要】

1.一种基于分段查表法的fpga浮点数乘积解算方法，其特征在于：包括以下步骤：

2.根据权利要求1所述的一种基于分段查表法的fpga浮点数乘积解算方法，其特征在于：定义被乘数位宽为la，拆分后的位宽分别为m，la-1＝m；乘数位宽为lb，拆分后的位宽分别n，lb-1＝n；查找表系数为η；

3.根据权利要求2所述的一种基于分段查表法的fpga浮点数乘积解算方法，其特征在于：将分段部分积的所有比特按照顺序进行排列，得到新的部分积。

4.根据权利要求3所述的一种基于分段查表法的fpga浮点数乘积解算方法，其特征在于：如果乘数和被乘数的拆分后的位宽相同，则重排后的新的部分积数量为2b，位宽为m*a。

5.根据权利要求3所述的一种基于分段查表法的fpga浮点数乘积解算方法，其特征在于：如果乘数和被乘数的拆分后的位宽m≠n且取m＞n，m＝n+1，则重排后的新的部分积数量为2b，奇数...

【专利技术属性】

技术研发人员：甘波，王康，周斌，汪光森，王志伟，柳青，陈国勇，王凯旋，

申请(专利权)人：中国人民解放军海军工程大学，

类型：发明

国别省市：

全部详细技术资料下载 我是这个专利的主人