什么是 FPGA？一文读懂 – wiki基地

什么是FPGA？一文读懂可编程硬件的奥秘

在数字世界的浩瀚星空中，芯片无疑是璀璨的基石。我们熟知的中央处理器（CPU）是通用计算的王者，图形处理器（GPU）在并行计算领域大放异彩。然而，除了这些固定功能的芯片，还有一类神秘而强大的存在——现场可编程门阵列（Field-Programmable Gate Array），简称FPGA。

如果你曾听说过“硬件可编程”、“并行处理的利器”、“数字电路的瑞士军刀”，那么你可能就是在瞥见FPGA的身影。与只能执行既定指令集的CPU不同，FPGA是一块“空”的芯片，它的内部结构可以在制造完成后根据用户的需求进行配置，实现几乎任何数字电路功能。这种独一无二的特性，让FPGA在众多领域扮演着不可或缺的角色。

本文将带你深入探索FPGA的世界，从它的基本概念、内部结构，到如何对其进行“编程”，再到它的独特优势、潜在局限以及广泛的应用领域，力求让你“一文读懂”这枚可编程硬件的奥秘。

第一部分：初识FPGA——它是谁？为何与众不同？

定义：FPGA是什么？

FPGA，全称Field-Programmable Gate Array，直译过来就是“现场可编程门阵列”。这里的关键词是“现场可编程”和“门阵列”。

简单来说，FPGA就是一块包含了大量可配置逻辑单元和可编程互连资源的半导体芯片。用户可以通过下载一个配置文件（称为“比特流” Bitstream），来定义这些逻辑单元的功能以及它们之间的连接方式，从而在芯片上构建出特定的数字电路硬件。

FPGA、CPU、ASIC：三者有何区别？

理解FPGA，最好的方式就是将其与我们更熟悉的CPU和ASIC进行对比。

形象比喻：

* CPU： 像一个非常聪明的厨师，他有各种厨具（硬件单元），可以根据不同的菜谱（软件程序）烹饪各种菜肴。但他一次只能做一步（顺序执行指令）。

* ASIC： 像一家专门生产某种特定食品的自动化工厂流水线，效率极高，成本极低，但它只能生产这一种食品，无法改变。

* FPGA： 像一个拥有大量可随意组装、连接的模块（逻辑单元）和管道（互连资源）的巨大车间。你可以根据需要搭建出一条生产巧克力、或者饼干、甚至是组装汽车的流水线。搭建好后，它就可以高效地并行工作。如果想生产另一种产品，只需拆掉重新组装即可（重新配置）。

因此，FPGA的核心价值在于：它提供了硬件并行处理的强大能力，同时保留了相对较高的设计灵活性，弥补了CPU通用性不足和ASIC定制成本高的鸿沟。

第二部分：深入FPGA——它内部是什么样的？

理解FPGA如何工作，必须了解它的内部结构。现代FPGA通常包含以下几种主要资源：

可配置逻辑块 (Configurable Logic Blocks, CLBs) / 逻辑单元 (Logic Elements, LEs)

这是FPGA的核心计算单元。不同厂商对它们的命名略有差异（Xilinx称CLB，Intel/Altera称Logic Array Block/LAB，其中包含LEs），但基本功能相似。每个CLB/LE内部通常包含：

大量的CLBs/LEs以二维阵列的形式分布在FPGA芯片上。

可编程布线资源 (Programmable Routing)

这些资源用于连接不同的逻辑块（CLBs/LEs）、输入输出块（IOBs）以及其他专用资源块。布线资源包括：

布线资源的灵活性和丰富程度是FPGA实现复杂电路的关键。设计者在HDL中描述的电路，最终就是通过配置这些布线资源，将各个逻辑块按照设计意图连接起来。

输入/输出块 (Input/Output Blocks, IOBs)

IOBs位于FPGA芯片的边缘，负责芯片内部逻辑与外部世界之间的信号交互。每个IOB通常可以配置成不同的电平标准（如LVCMOS, LVDS, HSTL等），支持不同的驱动能力、输入迟滞、上下拉电阻，甚至包含高速串行器/解串器（Serializer/Deserializer, SERDES）用于高速通信接口（如PCIe, Ethernet）。

专用功能块 (Specialized Blocks / Hard IP)

为了提高特定功能的性能和效率，现代FPGA集成了各种硬核（相对于用可编程逻辑实现的软核）。这些硬核是预先设计好并固化在芯片上的电路块，性能通常远超用CLBs/LEs实现相同功能：

这些专用功能块的选择和数量根据不同的FPGA系列和型号而异，极大地扩展了FPGA的应用范围和性能。

第三部分：玩转FPGA——如何对其进行“编程”？

对FPGA进行“编程”实际上是配置其内部的硬件电路。这个过程与软件编程有很大不同。它不是编写一系列顺序执行的指令，而是描述硬件电路的结构和行为。这个过程通常涉及以下几个阶段：

硬件描述语言 (Hardware Description Language, HDL)

与软件编程使用C++, Java, Python等不同，FPGA设计主要使用硬件描述语言（HDL）。最流行的两种HDL是：

HDL允许设计者用文本形式描述数字电路的结构（例如，一个AND门连接到一个触发器的输入）和行为（例如，当输入信号上升沿到来时，输出信号变为输入信号的值）。设计者思考的是并行执行的数据流和电路连接，而不是顺序执行的指令。

HDL代码示例（Verilog）： 一个简单的D触发器

“`verilog

module d_flip_flop (

input wire clk, // 时钟信号

input wire rst_n, // 复位信号 (低有效)

input wire d, // 数据输入

output reg q // 数据输出

);

// 这是一个时序逻辑块，总是在时钟上升沿或复位信号下降沿触发

always @(posedge clk or negedge rst_n) begin

if (!rst_n) begin // 如果复位信号有效