Verilog HDL简介&基础知识1

基础概念

首先我们先来讲一下 Verilog 的四值逻辑系统。

在Verilog 的逻辑系统中有四种值，也即四种状态。

逻辑 0：表示低电平，也就对应我们电路 GND；

逻辑 1：表示高电平，也就是对应我们电路的 VCC；

逻辑 X：表示未知，有可能是高电平，也有可能是低电平，仿真发生了不能解决的逻辑冲突；

逻辑 Z：表示高阻态，外部没有激励信号是一个悬空状态。

整数常数的定义规则如下。

整数可以用十进制（decimal）、十六进制（hexadecimal）、八进制（octal）、二进制（binary）形式表示，表现形式为：

,其中size、sign和base是可选的。

最简单的整数是没有size、sign和base的十进制数，只用0~9，可选+或-，表示的是符号数（signed integer）。

sign必须和base一起使用。当base前面有sign标志时，表示的是符号数（signed integer）；当base前面没有sign标志时，表示的是无符号数（unsigned integer）。

负数以2的补码形式表示。

x表示不可知值（unknown），z表示高阻值（Hiz），在十进制数中不能使用x...