基于FPGA的DDR控制器的读写系统、方法及存储介质技术方案

本发明专利技术提出一种基于FPGA的DDR控制器的读写系统、方法及存储介质。该系统包括：DDR控制器和至少一个DDR存储器。其中，DDR控制器用于判断时钟信号中任一时钟沿的使用环境是否满足发送情形，若满足，则发送当前状态的DDR指令，然后再次更新DDR指令；反之，仅更新当前状态的DDR指令；基于发送当前状态的DDR指令，DDR控制器执行读操作/写操作。本发明专利技术中DDR控制器基于FPGA所实现，在FPGA内通过设置写/读处理模块，以判断时钟沿信号的使用信号...