FPGA高级设计之实现功耗优化

　与ASICs（Application Specific Integrated Circuits）比较，相似的逻辑功能，用FPGA来实现需要消耗更多的功耗，而且FPGA通常并不适合超低功耗设计技术。许多FPGA的供应商提供一种低功耗逻辑芯片，即CPLD，但是CPLD非常受限于尺寸和能力，因此将无法总是满足那些需要数量可观的功耗的应用。本章将详细讨论低功耗CPLD和通用FPGA设计功率效率最大化技巧。

　　在CMOS技术中，动态功耗与门电路和金属走线中的寄生电容的充放电有关。一个电容的电流损耗的通用公式如下所示：

I=V*C*f