【从0开始学FPGA-12】Verilog：常见的系统任务

“ 一个多年老硬件攻城狮，开始从0学FPGA......”

小编通过Vivado学习了几个例程，基本把软件环境搞通了，最大的体会是回到Verlilo的学习，只有把Verilog这门语言学会了，才能在实际的开发中得心应手。需求是输入，算法是核心、语言和开发环境是工具，真所谓“巧妇难为无米之炊”。最近一段时间太忙了！！！！更新太慢了~~~~在Verilog中，系统任务是用来与仿真环境交互的特殊函数。它们不是硬件描述的一部分，而是由仿真器提供的，用于仿真和调试的。在实际的硬件设计中，应避免使用系统任务，因为它们不是硬件的一部分，不会被编译进入最终的硬件设计。系统任务在仿真中可以用来调试和查看仿真的状态。下面介绍个两个常用的系统任务。